L’accélérateur AMD Instinct MI300 a-t-il un mode APU Exascale ?

0
228

Utilisateur de Twitter ExécutableFix localisé quelque chose appelé « SH5 ». SH5 est supposé faire référence au nouvel accélérateur AMD Instinct MI300, qui succède au MI200.

Rumeurs sur les GPU AMD Next-Gen RDNA 3 et RDNA 4 : augmentation des performances de plus de 50 %, augmentation du prix et du lancement de Radeon RX 7000 en 2H 2022

Les lecteurs se souviendront que le MI200 n’a pas encore été publié. En fait, le nouveau MI200 devrait sortir vers la fin de 2021. C’est pourquoi la nouvelle fuite de socket fait l’objet de fortes spéculations.

À l’intérieur de l’AMD Instinct MI200 se trouve un GPU Aldebaran doté de deux matrices, une secondaire et une primaire. Il a deux matrices composées chacune de 8 moteurs de shader pour un total de 16 SE. Chaque Shader Engine contient 16 CU avec FP64 à plein débit, FP32 emballé et un moteur matriciel de 2e génération pour les opérations FP16 et BF16. Chaque matrice, en tant que telle, est composée de 128 unités de calcul ou de 8192 processeurs de flux. Cela représente un total de 220 unités de calcul ou 14 080 processeurs de flux pour l’ensemble de la puce. Le GPU Aldebaran est également alimenté par une nouvelle interconnexion XGMI. Chaque chiplet comprend un moteur VCN 2.6 et le contrôleur IO principal.

En ce qui concerne la DRAM, AMD a opté pour une interface à 8 canaux composée d’interfaces de 1024 bits pour une interface de bus large de 8192 bits. Chaque interface peut prendre en charge des modules DRAM HBM2e de 2 Go. Cela devrait nous donner jusqu’à 16 Go de capacité de mémoire HBM2e par pile et comme il y a huit piles au total, la capacité totale serait de 128 Go. C’est 48 Go de plus que le A100 qui abrite 80 Go de mémoire HBM2e.

Le MI300 présenterait quatre chipsets pour GPU, ce qui représente le double du montant disponible pour le MI200. MI300 ne devrait pas sortir avant un an ou plus à partir des estimations d’autres sources.

ExecutableFix indique également que les variantes SH5 pourraient inclure une puce CPU Zen4 dans le même emballage, mais encore une fois sous la spéculation.

AMD a discuté des « APU exascale » dans le livre blanc « Conception et analyse d’un APU pour l’informatique exascale ». Dans l’article, AMD a fait allusion à une conception d’APU hautes performances qui « empilait la mémoire HBM au-dessus des puces GPU qui seraient combinées avec des puces CPU », rapporte VideoCardz.

x86 Champion AMD est prêt à fabriquer des puces ARM si nécessaire

Il y a deux ans, un utilisateur de Twitter Komachi a trouvé le premier indice du mode AMD MI200 BIG APU en référence au MI200.

Avec cette nouvelle rumeur, cela pourrait signifier quelque chose de plus similaire aux GPU MCM attachés aux CPU EPYC, traitant les informations en même temps.